コンピュータ構成要素
基本情報技術者試験 科目A免除 修了試験 201012 実施分 問28
図は全加算器を表す論理回路である。図中の x に 1，y に 0，z に 1 を入力したとき，出力となる c（けた上げ数），s（和）の値はどれか。
ブロック図: 入力 x，y，z を「全加算器」に接続し，出力 c，s を得る。
| c | s | |
|---|---|---|
| ア | 0 | 0 |
| イ | 0 | 1 |
| ウ | 1 | 0 |
| エ | 1 | 1 |
答えを選ぶ
出典：基本情報技術者試験 科目A免除 修了試験 201012 実施分 問28（問題文は IPA の公開問題。解説は当サイト作成）
答えと解説を見る
正解：ウ
覚える知識
全加算器の入出力計算
全加算器は下位からの桁上げを含む3ビットの和を和sと桁上げcで出力する。
この問題で必要なこと
全加算器は三入力の和を2進で出力する。1+0+1=10なので c=1, s=0。
ひっかけ
桁上げを無視した選択肢に混同させる。
この知識の出題：本試験系 1 回・免除試験 5 回（公開問題での観測値）