コンピュータ構成要素
基本情報技術者試験 科目A免除 修了試験 20170122 実施分 問21
図は全加算器を表す論理回路である。図中のxに1，yに0，zに1を入力したとき，出力となるc（桁上げ数），s（和）の値の組合せとして，正しいものはどれか。
「全加算器」と書かれた箱。左に入力x，y，z，右に出力c，s。
| c | s | |
|---|---|---|
| ア | 0 | 0 |
| イ | 0 | 1 |
| ウ | 1 | 0 |
| エ | 1 | 1 |
- ア c=0，s=0
- イ c=0，s=1
- ウ c=1，s=0
- エ c=1，s=1
出典：基本情報技術者試験 科目A免除 修了試験 20170122 実施分 問21
答えと解説を見る
正解：ウ
覚える知識
全加算器の入出力計算
全加算器は下位からの桁上げを含む3ビットを加算し、和sと桁上げcを出力する回路である。
この問題で必要なこと
全加算器は x+y+z を2進で足す。1+0+1=10(2)なので、桁上げ c=1、和 s=0。
ひっかけ
半加算器と混同して下位桁上げを無視すると、c=0とした誤答になる。
この知識の出題：本試験系 1 回・免除試験 5 回（公開問題での観測値）