パイプラインと並列処理で速くする

結論：パイプラインは「段階をずらして重ねる」流れ作業

パイプライン処理とは、1つの命令の処理を複数のステージ（段階）に分け、命令を1段ずつずらしながら重ねて同時に進める方式です。1命令あたりの時間は短くなりませんが、一定時間内に終わる命令の数が増えます。

たとえば洗濯の「洗う→干す→たたむ」で、1回目を干している間に2回目を洗うと、全体が早く終わります。どの段も遊ばせないのがコツで、CPU も同じ考え方です。

試験では、似たような高速化の方式と並べて出題されます。キーワードで見分けましょう。

図で確認：F→D→E を1マスずつずらす

命令を「F：命令フェッチ（メモリから命令を取ってくる）→ D：解読 → E：実行」の3段に分けた場合、正しいパイプラインは次のようになります。

確かめるのは2点です。① どの命令も F→D→E の順になっているか、② 次の命令が1マスずつ遅れて始まっているかです。全く重ならない図は逐次実行（パイプラインなし）です。順序が D→F→E になっている図や、同じ段を2つの命令が同時に使う図は誤りです。

RISC の5段パイプラインの順序

RISC（単純な命令を少しだけ持ち、パイプラインに向く CPU 設計）でよく使う5段の順序は、次のとおりです。

1. 命令フェッチ（命令を取ってくる）
2. 命令デコードとレジスタファイル読出し（解読して、使う値を読む）
3. 実行とアドレス生成（計算する・メモリ番地を求める）
4. メモリアクセス（メモリを読み書きする）
5. 書込み（結果をレジスタに書き戻す）

「取る→読む→やる→メモリ→書く」と覚えましょう。メモリアクセスには番地が必要なので、番地を計算する「実行とアドレス生成」が必ず先に来ます。

実行時間の計算：最初の1命令だけ全段分かかる

どの段も1サイクル（1ピッチ）で終わり、途中で止まらない前提で考えます。最初の命令はステージ数分の時間がかかり、それ以降は1サイクルごとに1命令ずつ終わります。

• サイクル数 ＝ ステージ数 ＋ 命令数 − 1
• 時間 ＝ (命令数 I ＋ 深さ D − 1) × ピッチ P

パイプラインの深さはステージ数、パイプラインピッチは1ステージにかかる時間を指します。上の図でも、3段・3命令で 3＋3−1＝5 サイクルになっています。この「−1」は、最初の命令の最終段と2番目以降の数え方が重なる分を引いたものです。

分岐命令に弱い：ハザードと投機実行

パイプラインは「次はこの命令」と見込んで先に取りかかります。分岐命令（条件によって次に実行する場所が変わる命令）があると、見込みが外れたときに先取りした命令を捨てることになります。このように流れが乱れることをパイプラインハザードといいます。

そのため、パイプラインを生かすには分岐命令を少なくするのが基本です。CASE 文を増やすと分岐も増えるので逆効果です。命令の読込みとデータのアクセスが分かれた構造の CPU なら、メモリアクセス命令はパイプラインへの影響が小さくなります。

対策として、分岐先を予想する分岐予測と、確定する前に予想した先の命令を実行し始める投機実行があります。紛らわしい方式は次のとおりです。

並列処理の分類：SIMD と MIMD

命令の流れとデータの流れが「1本か複数か」で4つに分けます。試験では SIMD と MIMD の区別がよく問われます。

CISC や RISC は命令セットの設計思想です。並列処理方式の分類ではないので、この問題では外れ選択肢になります。

マルチコアとグリッドコンピューティング

マルチコアプロセッサは、1つのプロセッサに複数のコア（演算の中心部分）を載せたものです。クロック周波数を上げなくても処理性能を高められるので、消費電力を抑えやすいのが特徴です。ただし性能がコア数の n 倍（まして n² 倍）になるわけではありません。キャッシュやメモリなど共有資源の取り合い（競合）も起こります。

グリッドコンピューティングは、ネットワーク上の PC から大型機までをまとめ、処理を分割して並列に計算させ、1つの大規模な処理をこなす方式です。データを中央に集める集中処理、バックアップ、データ共有とは別物です。役割を固定した複数プロセッサ（非対称型）や、同等の複数プロセッサ（対称型）の説明とも区別しましょう。

プロセッサの種類と省電力技術

特徴の説明文から名前を当てる形式で出題されます。

省電力技術は「何を止める（変える）か」で区別します。